2022年12月底，台積電宣布開始研發2nm芯片制造工藝，這意味著過不了幾年，我們就可以使用上2nm芯片了，是不是很期待。

但實際上2nm芯片也已經研發成功，只是沒有量產。

那麼問題來了，2nm芯片究竟有多強？量產有多難？

2nm芯片研發成功

2021年5月，IBM宣布成功造出全球首款2nm芯片，當然只是在實驗室內。

那麼2nm芯片性能究竟有多強呢？

在性能方面， 這顆2nm芯片比現在的7nm高出45%，功耗下降75%，晶體管密度達到了每平方毫米3.3億個。

什麼概念呢？相當于人指甲蓋大小的芯片上，擠下了500億個晶體管。這樣的密度達到了台積電5nm的兩倍。

2nm芯片可以應用在哪些領域呢？

智能手機、電腦、自動駕駛、數據中心、可穿戴等等，這些領域一旦使用上2nm工藝的芯片，那麼在性能方面將實現飛躍式發展。

智能手機性能大幅提升，待機時間更長，速度更快。過去能刷5小時的視訊，現在能刷8小時，甚至10個小時。

自動駕駛方面，強大的算力讓AI更強大，或許現在你認為自動駕駛水平一般，當使用上2nm芯片時，你會發現自動駕駛起步、倒車、入庫一氣呵成。

2nm芯片應用在數據中心，除了性能大幅提升外，最關鍵是能夠大幅降低能耗。

全球能源消耗中，1%被消耗在數據中心上，并且能耗還在快速增加。如果使用2nm芯片的話，這些能耗將明顯下降。

性能提升、功耗下降、晶體管數量增加，似乎都在人們的意料之中，但實際上2nm芯片制造工藝極其復雜，甚至被稱為「不可實現」。

芯片界有一個不是自然規律的定律，叫「摩爾定律」，是由英特爾創始人戈登.摩爾提出的。

摩爾定律指的是當價格不變時，集成電路上可容納的元器件的數目，約每隔18-24個月便會增加一倍，性能也將提升一倍。

摩爾定律誕生于1965年，至今已有50多年的歷史了，芯片進程也的確按照摩爾定律在更新迭代。

到了2017年時，7nm芯片量產，很多專家就斷言7nm是摩爾定律的終點，將會終結摩爾定律。

因為7nm芯片不僅僅是挑戰光刻工藝，更是挑戰物理極限，但ASML研發的EUV光刻機成功的勝任了該任務，讓摩爾定律繼續延續。

到了5nm、4nm、3nm工藝時期，「摩爾定律終結」的聲音不絕于耳，但在ASML與台積電的配合下，硬是完成了任務。

如今IBM完成了2nm芯片的研發，再度把工藝難度、制程精度推上一個新台階。這個台階與之前所有的芯片都不同，因為 它采用了GAA晶體管技術。

GAA晶體管技術

在講GAA技術時，有必要科普一下晶體管。

晶體管就是一個類似于水龍頭的微型元器件，電流從源極流向漏極，柵極控制電流通斷。柵極的長度就是我們常說的7nm、5nm、3nm工藝。

電流是大量的電子定向移動形成的，當電流通道太小時，電子就會產生「躍遷」，從通道中逃逸出來。

當逃逸的電子過多時，芯片就會漏電，進而發熱，影響芯片的整體性能。

怎麼辦呢？

加州大學伯克利分校的胡正明教授想出了一個辦法， 就是FinFET（鰭式場效應晶體管）技術。

鰭式晶體管在通道兩側增加了一定的高度，這樣更有利于控制通道，同時還可以縮小柵極長度。

鰭式晶體管中，源極和漏極是在柵極做好之后直接在鰭上外延生長。此時由于柵極的阻斷，不會出現擴散層，也因此不會有短溝效應的問題。

這種技術最初被英特爾采用，后繼續擴大至台積電、三星、中芯國際等，目前除了三星的3nm工藝外，普遍均采用了場效應管技術。

但是，隨著芯片技術進一步發展，到了3nm工藝時，漏電的問題再度出現，怎麼辦呢？

GAA晶體管技術可以解決這個問題。

GAA 全稱 Gate All Around ，也就是全環柵型晶體管技術。

GAA比FinFET工藝更進一步，柵極和漏極不再是鰭片的樣子，而是變成了一根根 「小棍子」，垂直穿過柵極，這樣，柵極就能實現對源極、漏極的全面包裹。

看起來，好像原來源極漏極半導體是鰭片，而現在柵極變成了鰭片。

GAA技術明顯的增強了柵極的電流控制能力，使電子躍遷的機率進一步降低，也使3nm、2nm芯片變成了可能。

目前，多家公司研發了GAA解決方案，主要包括：

1、納米線技術，采用圓柱形或者方形的界面；

2、板片狀技術，將源極和漏極做成板片狀，并且堆疊多個；

3、納米環技術，就是穿透柵極的半導體為環形截面。

目前，在GAA技術方面， 三星最為激進，早在2022年6月，三星就官宣量產3nm芯片， 據悉三星的3nm工藝就采用了GAA技術。

三星的GAA技術叫MBCFET，屬于板片狀技術，比納米線技術更具優勢，性能功耗方面也更加出色。

據三星透露，MBCFET每個晶體管上堆疊了3條板片，板片厚度為5nm，板片之間的距離為 10nm，同時柵極長度為 12nm 等。

三星第一代3nm芯片性能比5nm提升23%，功耗下降45%，面積減少16%。第二代3nm性能提升30%，功耗降低50%，面積減少35%。

而台積電在GAA技術方面相對保守，3nm繼續采用FinFET工藝，工藝節點分為N3、N3E、N3P和N3X。

鑒于台積電在芯片制造的領先性，即便采用FinFET工藝，也超過了三星的水平。

台積電表示，2nm技術將采用GAA工藝，并且現在已經開始著手研究2nm芯片工藝了。

2nm芯片何時量產

2nm芯片性能強悍、功耗下降，為什麼不抓緊時間量產呢？因為技術難度太大。

首先，普通EUV光刻機根本無法制造出2nm芯片，需要進一步升級設備。

ASML表示目前正在研發新一代EUV設備—— 「NA EUV光刻機」，預計在2023年實現商用，將用于制造3nm、2nm工藝制程的芯片。

NA EUV光刻機鏡頭的 數值孔徑將達到0.55NA，能夠提供更高的光刻分辨率，可以將集成電路圖案進一步縮小1.7倍，晶體管密度增加2.9倍。

NA EUV光刻機將會是史上芯片處理速度最快，效率最高的，它龐大的體積有一輛公共汽車那麼大。

當然，效率、分辨率更高也意味著價格更高，據悉NA EUV光刻機價格將達到3億美元，比普通EUV光刻機翻倍。

然而，尷尬的是ASML并不能夠作出NA EUV光刻機，它需要德國蔡司、日本半導體材料公司的支持，否則NA EUV設備就是一場夢。

據悉目前EUV光刻機的鏡片都是由德國蔡司提供，鏡片的精度可以用苛刻來形容。

打個比方來說，普通浴室的鏡子放大到德國領土面積大小時，會出現一個2米高的凸起，而EUV鏡片只有2厘米。

所以要想把如此精密的鏡片，再提高一個數量級，那簡直是挑戰人類的極限。

所以，下一代EUV光刻機制造就成了關鍵的難點。

其次，芯片制造技術

台積電、三星、英特爾都有EUV光刻機，但英特爾還在10nm工藝擠牙膏，三星的3nm良品率不足50%，只有台積電實現了3nm達到了70%，甚至80%的良品率。

可見， 芯片制造技術同樣十分關鍵。

我們都知道光刻是芯片加工最重要的步驟，它通過光罩投影到涂有光刻膠的掩膜版上，再利用清洗液把曝光地方的膠體洗掉。

看起來很簡單，但如果要求重復幾千次而不失誤呢？是不是難度很大。如果精確度不斷提高呢？是不是更難？

所以，同樣的EUV光刻機，不同的工程師使用，效果也是不同的。

因此，大機率看2nm芯片制造工藝仍然需要台積電來突破，而這過程大概需要3年左右。

最后，半導體材料方面

2nm工藝需要更精密的設備，更先進的制造技術，對半導體材料要求也會更高。

半導體材料包括硅片、光刻膠、掩膜版、電子氣體、靶材、封裝基板、引線框架、樹脂、鍵合絲、錫球、以及電鍍液等。

這些材料同樣需要升級迭代。

就拿光刻膠來說，需要優良的分辨率、對比度，同時包括特定的敏感度、粘附性、抗蝕性、表面張力、存儲等。

這就需要添加特殊樹脂、溶劑、助劑、光劑、其他單體等等，各種添加劑配比是多少呢？這些添加劑之間會發生化學反應嗎？

這就需要成百上千次的試驗，反復的研究，日本經過了幾十年技術沉淀才取得今天的成績。

再升級一次，又需要大量時間進行研究和反復試驗。

總的來說，鑒于2nm芯片技術、設備、材料方面的難度，沒有3、5年時間，很難做到量產。

國產芯片技術

目前純國產芯片技術仍然處在28nm工藝，距離7nm都還有很長的距離，2nm根本看不到希望。

要突破7nm工藝，就首先要突破EUV光刻機和EUV光刻膠，單單是這兩個難題就需要耗費至少5—10年時間。

再加上芯片迭代時間，實現2nm芯片工藝國產化，估計要幾十年時間。

所以，以目前的現狀來看，國產芯片該做的是實現14nm、12nm芯片工藝的100%自主化。

因為12nm及以上工藝可以滿足80%的芯片需求，至少在工業、汽車、航天等領域不被卡脖子了。

完成12nm國產化之后，再考慮7nm及EUV光刻機，智能手機芯片暫時不需要考慮。

寫到最后

2nm芯片研發成功，性能翻倍，功耗大幅下降，但距離量產還有很遠的路。NA EUV光刻機、芯片制造工藝、芯片材料都不是一朝一夕就能夠解決的。

至于國產芯片，應該打造28nm純國產供應鏈，夯實14nm、12nm國產技術，確保工業、航天、汽車芯片不被卡脖子。

至于智能手機芯片，更新迭代速度太快，有時候放棄或許也是一種明智，您說呢？